北京中鼎畅讯科技有限公司 于博士信号完整性 欢迎您!
于博士信号完整性LOGO
北京中鼎畅讯科技有限公司咨询电话
==    预约报名中     ==

DDR3接口/Gbps高速差分接口SIPI设计   

2018年11月16~17日       上海

报名咨询电话:010-52322602

您的姓名
*
请填写中文姓名
手机号码
*
带*号的为必填项
电子邮箱
*
公司名称
*
选择课程
*
看不清楚,点击刷新
*
现场培训,收费课程 !
DDR3接口/Gbps高速差分接口SIPI设计

DDR3接口工作不稳定、系统死机、数据读写频繁出错?!

为什么?该如何解决?怎样设计才能一板成功?

5Gbps/10Gbps/28Gbps等高速差分接口,误码率高、链路工作不稳定?!

问题出在哪里?如何解决?怎样设计才能一板成功?

本课程带来的是:解决故障的清晰思路、一板成功的设计秘诀!

在帮助客户解决DDR3接口和Gbps高速差分接口相关的故障过程中,我们发现了大量问题:整体设计不合理、关键点控制不到位、细节优化不到位......

为了提高一板成功率,基于对故障成因的深度分析,本课程对这两种接口的信号完整性及电源完整性设计进行了精心梳理,内容涵盖:SIPI设计的关键点、优化设计方法、必须注意的细节问题、怎样做好设计控制、必要知识点等等。

信号完整性-系统化设计方法及案例分析

让设计有章可循!学完本课程,能理清设计思路,掌握一套可操作的设计方法,以及必备的知识点,把信号完整性设计真正落到实处。

仿真或者guideline的确可以解决部分问题,但无法覆盖全部风险点,对高危风险点失去控制经常导致设计失败,保证设计成功需要系统化的设计方法。许多工程师对信号完整性知识有所了解,但干活时却无处着手。把信号完整性设计落到实处,也需要清晰的思路和一套可操作的方法。

本课程详细介绍了信号完整性(SI)和电源完整性(PI)知识体系中重要的知识点,以及经常导致设计失败的隐藏的风险点。围绕这些知识点,通过一个个案例逐步展开系统化设计方法的理念、思路和具体操作方法。最后通过一个完整的案例全面展示对整个单板进行系统化信号完整性设计的执行步骤和操作方法。

于博士简介
于争 博士

16年精研信号完整性,北京中鼎畅讯科技有限公司总经理,高速PCB设计团队负责人。长期从事高速PCB信号完整性设计工作,实战经验丰富。致力于推广高效的信号完整性设计方法,帮助企业解决技术难题,服务过的企业已超过300家。

已出版多本学术及工程技术专著。出版的《信号完整性揭秘-于博士SI设计手记》是国内第一本有关信号完整性技术的原创著作。较早前个人录制的60集《Cadence SPB 15.7 视频教程》及配套书籍至今仍深受广大网友的喜爱,被誉为最经典的视频教程。

培训活动 >> more